SSD核心设计（2.2.1）

发布日期：2022-10-18 14:07　浏览次数：

Bandwidth and Interleaving

闪存包接收命令和传输数据的串行接口是SSD性能的主要瓶颈。三星部分需要大约100μs才能将4KB页面从片内寄存器传输到片外控制器。这使将数据从NAND单元移入寄存器所需的25μs相形见绌。当这两个操作串联时，闪存包每秒只能产生8000页读取（32 MB /秒）。如果在die内采用交织，则单个部分的最大读取带宽提高到每秒10000个读取（40 MB /秒）。另一方面，写入每页需要与读取相同的100μs串行传输时间，但编程时间为200μs。在没有交错的情况下，这给出了每秒3330页（13 MB /秒）的最大单部分写入速率。交错串行传输时间和程序操作使总带宽加倍。理论上，因为我们正在考虑的封装上有两个独立的die，我们可以将两个die上的三个操作交错放在一起。这将允许写入和读取以串行互连的速度进行。