Page Size, Striping, and Interleaving

逻辑页面大小的选择对整体性能有重大影响, 每个小于逻辑页大小的写操作都需要read-modify-write操作。当以单位深度（例如，同一die上全部逻辑页面）运行全块页面大小（256KB）时，TPC-C产生的平均I / O延迟超过20毫秒，比4KB页面大小可以预期的那样超过两个数量级。八个package配置（256KB页面大小）可以（几乎没有）跟上每个SSD 300 IOPS的平均跟踪速率，但这仅仅是由于SSD中可用的固有并行性。当page-size较小时可以做的更好。4KB的Page size 的TPC-C的平均延迟为200μs，尽管工作负载没有足够的事件来测试40,000 IOPS。

前面说到，通过在单个闪存package或die内交错多个请求，可以提高I / O性能。这个模拟器通过注意当两个请求在闪存package上排队时可以考虑交错，闪存package可以根据硬件约束同时进行。下图显示了关于基线配置标准化的I / O速率，并显示了各种类型的交错如何改善配置的性能。虽然IOzone和Postmark显示吞吐量增加，但TPC-C和Exchange不会受益于交错。对于这两个工作负载，排队请求的平均数量（每个闪存package，由DiskSim测量）非常接近于零。没有排队，不会发生交错。IOzone和Postmark具有重要的顺序I / O组件。当由于stripe边界而将大的顺序请求分​​派给多个package时，发生排队并且交错变得有益。有人可能认为TPC-C将以8KB的增量从8KB请求中剥离，从而允许每个请求在package或die级交错。但是，在这种情况下，将每个请求拆分为并行的4KB请求是优越的。